Tartalomjegyzék:

Az SPI Master tervezése VHDL -ben: 6 lépés
Az SPI Master tervezése VHDL -ben: 6 lépés

Videó: Az SPI Master tervezése VHDL -ben: 6 lépés

Videó: Az SPI Master tervezése VHDL -ben: 6 lépés
Videó: Szemöldök! Szuper technika szemöldök korrekció. Brow! 2 egy lecke! 2024, Július
Anonim
Az SPI Master tervezése VHDL -ben
Az SPI Master tervezése VHDL -ben

Ebben az utasításban egy SPI buszmestert tervezünk meg a semmiből VHDL -ben.

1. lépés: Az SPI áttekintése

  • Az SPI egy szinkron soros busz
  • Népszerűsége és egyszerűsége a soros kommunikáció de facto szabványává tette
  • Teljes duplex busz
  • Egyszerű protokoll és a leggyorsabb soros busz között

2. lépés: Tervezési specifikációk

Ezek az SPI Master specifikációi, amelyeket tervezünk:

  • Támogatja mind a négy üzemmódot; dinamikusan konfigurálható
  • Az óra lehetővé teszi az energiatakarékos vezérlést
  • Statikusan konfigurálható szóhossz és sebesség
  • Egyszeri megszakítás az átvitelhez és a vételhez

3. lépés: Kezdés

Először is az IP -címünknek két interfésszel kell rendelkeznie. Az egyik a soros, a másik a párhuzamos interfész. A soros interfész az SPI de facto szabványos jeleiből áll: MOSI, MISO, SS, SCLK.

A MOSI -t néha SDO -nak, a MISO -t néha SDI -nek hívják.

A soros interfészt külső perifériákkal, például SPI slave -ekkel való kommunikációra használják.

A párhuzamos interfész kommunikál a gazdagépünkkel, azaz egy mikrokontrollerrel vagy mikroprocesszorral, amely valójában megmondja a Mesternek, hogy milyen adatokat kell sorosan továbbítani és fogadni a soros vonalakon keresztül. azaz minden adatbusz párhuzamos interfészhez tartozik.

Van egy globális óránk, amely a belső SPI logikát vezérli, valamint az SCLK, amelyet belül generálunk.

Van néhány vezérlőjelünk is, mint például az írás engedélyezése, az óra engedélyezése. És megszakítás és egyéb állapotjelzések.

Mivel bonyolult vezérlési feltételekkel kell foglalkoznunk, egyszerűbb ilyen soros kommunikációs IP -ket FSM -ként tervezni. Az SPI mestert FSM -nek is tervezzük. Az FSM -et egy másik belső óra fogja meghajtani, amely kétszer SCLK. Ez a belső óra a globális óra szinkron számlálói segítségével jön létre.

Minden vezérlőjel, amely keresztirányú tartományokon van, szinkronizálókkal rendelkezik, hogy a biztonságosabb oldalon legyenek.

4. lépés: Az SPI Master Core és a szimulációs hullámformák RTL nézete

Az SPI Master Core és a szimulációs hullámformák RTL nézete
Az SPI Master Core és a szimulációs hullámformák RTL nézete
Az SPI Master Core és a szimulációs hullámformák RTL nézete
Az SPI Master Core és a szimulációs hullámformák RTL nézete

Ez egy csupasz RTL -konstrukció, amelyhez nincs dedikált FPGA IP. Ezért teljesen hordozható kód bármely FPGA -hoz.

Ajánlott:

Jelenlegi módú oszcillátor tervezése D osztályú audioerősítőkhöz: 6 lépés

Jelenlegi módú oszcillátor tervezése D osztályú audioerősítőkhöz: 6 lépés

Jelenlegi módú oszcillátor tervezése a D osztályú audioerősítőkhöz: Az elmúlt években a D osztályú audioerősítők váltak a hordozható audiorendszerek, például az MP3 és a mobiltelefonok előnyös megoldásává nagy hatékonyságuk és alacsony energiafogyasztásuk miatt. Az oszcillátor a D osztály fontos része

LoRa-alapú vizuális mezőgazdasági monitoring rendszer Iot - Előlapi alkalmazás tervezése Firebase és Angular használatával: 10 lépés

LoRa-alapú vizuális mezőgazdasági monitoring rendszer Iot - Előlapi alkalmazás tervezése Firebase és Angular használatával: 10 lépés

LoRa-alapú vizuális mezőgazdasági monitoring rendszer Iot | Előlapi alkalmazás tervezése a Firebase & Angular használatával: Az előző fejezetben arról beszéltünk, hogy az érzékelők hogyan működnek a loRa modullal a firebase Realtime adatbázis feltöltéséhez, és láttuk a nagyon magas szintű diagramot, hogyan működik az egész projektünk. Ebben a fejezetben arról fogunk beszélni, hogyan lehet

FPV akadálypálya készítése és tervezése quadcopterekhez: 6 lépés

FPV akadálypálya készítése és tervezése quadcopterekhez: 6 lépés

Hogyan készítsünk és tervezzünk FPV akadálypályát quadcopterekhez: Tehát egy ideje repültem a hátsó udvaromban a lárvámmal x, és nagyon szórakoztató volt. Annyira jól szórakoztam, hogy elértem azt a pontot, amikor kicsit bonyolultabbá akartam tenni a dolgokat, mert túl könnyűnek éreztem magam. Kitaláltam egy tervet egy fpv tanfolyamra

Tápvezeték szűrő tervezése és építése Android telefon töltőhöz: 5 lépés

Tápvezeték szűrő tervezése és építése Android telefon töltőhöz: 5 lépés

Tápvezeték -szűrő tervezése és megépítése Android telefon töltőhöz: Ebben az utasításban megmutatom, hogyan kell szabványos USB -kábelt mini USB -kábellel elválasztani, középen elválasztani, és behelyezni egy szűrőáramkört, amely csökkenti a túlzott zajt vagy hash, amelyet egy tipikus androidos tápegység állít elő. Van egy hordozható m

Egyszerű VGA vezérlő tervezése VHDL és Verilog formátumban: 5 lépés

Egyszerű VGA vezérlő tervezése VHDL és Verilog formátumban: 5 lépés

Egyszerű VGA vezérlő tervezése VHDL és Verilog formátumban: Ebben az utasításban egy egyszerű VGA vezérlőt tervezünk RTL -ben. A VGA Controller egy digitális áramkör, amelyet VGA kijelzők meghajtására terveztek. A keretpufferből (VGA memória) olvas, amely a megjelenítendő keretet képviseli, és létrehozza a szükséges