Tartalomjegyzék:
- 1. lépés: Mi az UART?
- 2. lépés: Specifikációk
- 3. lépés: Tervezési megközelítés
- 4. lépés: Szimulációs eredmények
- 5. lépés: Csatolt fájlok
Videó: Az UART tervezése VHDL -ben: 5 lépés
2024 Szerző: John Day | [email protected]. Utoljára módosítva: 2024-01-30 09:41
Az UART jelentése: univerzális aszinkron vevő -adó. Ez a legnépszerűbb és legegyszerűbb soros kommunikációs protokoll. Ebben az utasításban megtanulja, hogyan kell UART modult tervezni VHDL -ben.
1. lépés: Mi az UART?
A különböző perifériákkal való kommunikációhoz a processzorok vagy vezérlők általában UART kommunikációt használnak. Ez egy egyszerű és gyors soros kommunikáció. Mivel az UART szinte minden processzor minimális követelménye, ezeket általában lágy IP-magokként tervezték a VHDL vagy a Verilog rendszerben az újrafelhasználhatóság és az egyszerű integráció érdekében.
2. lépés: Specifikációk
A tervezett UART specifikációi az alábbiakban találhatók:
* Standard UART jelek.
* Konfigurálható adatátviteli sebesség 600-115200 között.
* Mintavétel = 8x @vevő
* FPGA bevált kivitel - Xilinx Artix 7 táblán.
* UART perifériákon tesztelve, Hyperterminal sikeresen - minden baudrate
3. lépés: Tervezési megközelítés
-
Három modult tervezünk, amelyeket később integrálunk az UART befejezéséhez.
- Adó modul: Gondoskodik a soros adatátvitelről
- Vevő modul: Gondoskodik a soros adatfogadásról
- Baud generátor modul: Gondoskodik a baud óra generálásáról.
- A Baud generátor modul dinamikusan konfigurálható. A kívánt sebességnek megfelelően két baud órát generál a fő órából. Az egyik az adóhoz, a másik a vevőhöz.
- A vevőmodul 8 -szoros mintavételi gyakoriságot használ a vételi hiba valószínűségének minimalizálására, azaz a vevő adatátviteli órája 8 -szoros adó baud óra.
- Vezérlő jelek az átvitel és a vétel vezérléséhez, valamint a megszakítás jelei.
- Standard UART soros interfész paritásbit nélkül, egy stop és start bit, 8 adatbit.
- Párhuzamos interfész kommunikálni a gazdagéppel, azaz egy processzorral vagy vezérlővel, aki párhuzamos adatokat táplál és fogad az UART -ba.
4. lépés: Szimulációs eredmények
5. lépés: Csatolt fájlok
* UART adó modul -vhd fájl
* UART vevő modul - vhd fájl
* Baud generátor modul - vhd fájl
* UART modul - A fő modul, amely integrálja a fenti modulokat - vhd fájl
* Az UART IP Core teljes dokumentációja - pdf
Bármilyen kérdés esetén forduljon hozzám bizalommal:
Mitu Raj
kövess engem:
Kérdés esetén vegye fel a kapcsolatot: [email protected]
Ajánlott:
Jelenlegi módú oszcillátor tervezése D osztályú audioerősítőkhöz: 6 lépés
Jelenlegi módú oszcillátor tervezése a D osztályú audioerősítőkhöz: Az elmúlt években a D osztályú audioerősítők váltak a hordozható audiorendszerek, például az MP3 és a mobiltelefonok előnyös megoldásává nagy hatékonyságuk és alacsony energiafogyasztásuk miatt. Az oszcillátor a D osztály fontos része
LoRa-alapú vizuális mezőgazdasági monitoring rendszer Iot - Előlapi alkalmazás tervezése Firebase és Angular használatával: 10 lépés
LoRa-alapú vizuális mezőgazdasági monitoring rendszer Iot | Előlapi alkalmazás tervezése a Firebase & Angular használatával: Az előző fejezetben arról beszéltünk, hogy az érzékelők hogyan működnek a loRa modullal a firebase Realtime adatbázis feltöltéséhez, és láttuk a nagyon magas szintű diagramot, hogyan működik az egész projektünk. Ebben a fejezetben arról fogunk beszélni, hogyan lehet
FPV akadálypálya készítése és tervezése quadcopterekhez: 6 lépés
Hogyan készítsünk és tervezzünk FPV akadálypályát quadcopterekhez: Tehát egy ideje repültem a hátsó udvaromban a lárvámmal x, és nagyon szórakoztató volt. Annyira jól szórakoztam, hogy elértem azt a pontot, amikor kicsit bonyolultabbá akartam tenni a dolgokat, mert túl könnyűnek éreztem magam. Kitaláltam egy tervet egy fpv tanfolyamra
Tápvezeték szűrő tervezése és építése Android telefon töltőhöz: 5 lépés
Tápvezeték -szűrő tervezése és megépítése Android telefon töltőhöz: Ebben az utasításban megmutatom, hogyan kell szabványos USB -kábelt mini USB -kábellel elválasztani, középen elválasztani, és behelyezni egy szűrőáramkört, amely csökkenti a túlzott zajt vagy hash, amelyet egy tipikus androidos tápegység állít elő. Van egy hordozható m
Egyszerű VGA vezérlő tervezése VHDL és Verilog formátumban: 5 lépés
Egyszerű VGA vezérlő tervezése VHDL és Verilog formátumban: Ebben az utasításban egy egyszerű VGA vezérlőt tervezünk RTL -ben. A VGA Controller egy digitális áramkör, amelyet VGA kijelzők meghajtására terveztek. A keretpufferből (VGA memória) olvas, amely a megjelenítendő keretet képviseli, és létrehozza a szükséges